本文主（zhǔ）要（yào）介绍数字（zì）电路基（jī）础知识，用（yòng）最简洁（jié）的（de）内容介绍最核（hé）心（xīn）的知识。

1、数字（zì）电路是（shì）什么（me）?数（shù）字电路是利用电源电（diàn）压的高电平和低电平分别（bié）表示1和0，进而实现（xiàn）信息的表达。模拟信号：随（suí）时间（jiān）连续变化（huà）的信号。处理模拟（nǐ）信号的电路就（jiù）是模拟电路。数字（zì）信号：随时间不连续（xù）变化的信号，离散变化。处理数字信号的电路就是数字电路（lù）。

2、数值表达我们常（cháng）用的数值表（biǎo）达方式（shì）是十进制，但在数字（zì）电路（lù）中采用（yòng）的（de）是二进制（zhì），如下图所示（shì）：

有符号（hào）二进制：

3、比特和字（zì）节比特：二进制中的（de）一个（gè）数字位（wèi）称为（wéi） binary digit，用bit表示，常简（jiǎn）写为“b”。字节：1字节等于8比（bǐ）特，用byte表示，常简写为“B”。4、1K 字节理解的差异（yì）K、M、G、T 是表示大数据量时常用的单位。1K 的（de）大小有（yǒu） 1000(10 的 3 次方)和（hé） 1024(2 的 10 次方)两种计数（shù）方（fāng）法。通常，衡（héng）量计算机内（nèi）存和网络数（shù）据包（bāo）大小时，1K 相当于 1024 比特。而在硬盘（pán）等存（cún）储器（qì）的标签上（shàng）记述的尺寸或物理学中的（de） 1K 相当于（yú） 1000。

5、反码与补码（mǎ）反码 = 原（yuán）码所有bit位（wèi）取反补码 = 反（fǎn）码+1比如（rú）原码=0101，则（zé）反（fǎn）码=1010，补（bǔ）码=1011

6、MOSFET的结构目前数字电路（lù）基本（běn）上都是由 MOSFET 场效应（yīng）管构成的。MOSFET 是（shì）一种在施加电（diàn）压后可（kě）以像开关一（yī）样（yàng）工作的半导体器（qì）件。MOSFET 有 P 型 MOSFET 和 N 型 MOSFET 两种。

7、逻（luó）辑运（yùn）算与基本逻辑门（mén）电路(1)逻辑运算使用 AND(逻辑与)、OR(逻（luó）辑或)、NOT(逻辑（jí）非)三种基本运算组合（hé）来实现各种运算。

(2)CMOS 基本逻辑门电路

8、存储元件（jiàn）锁（suǒ）存器（qì）(Latch)就是（shì）一种（zhǒng）存储元件，具有像闩锁一样锁住并（bìng）维持数据的特性（xìng），通（tōng）过组合基本（běn）的逻（luó）辑门可以实现。
(1)最简单（dān）的锁存（cún）器由（yóu）一个（gè）2输入的AND门组成（chéng），将一路输入与输出连接（jiē）形成回（huí）路。

(2)D锁（suǒ）存器(Data Latch，D-Latch，数据（jù）锁（suǒ）存器)由4个（gè）NAND组成，输（shū）入信号有D(DATA)和（hé）E(ENABLE)，输（shū）出信号有Q和/Q。工（gōng）作逻辑：E 为 0 时保持前一个（gè）数（shù）据，E 为 1 时将输入 D 的数据（jù）输出到 Q。E为1时输入（rù）的 D 直接通过 Q 输出。D锁（suǒ）存器构成以及电路组成如下（xià）：

真值表：

(3)D触发（fā）器D 锁存（cún）器和 NOT 门组合，可以实现依据时钟信号同（tóng）步（bù）并保（bǎo）存（cún）数据的 D 触发器（qì）。D 触发器有 D(Data) 和 C(Clock) 两个输入信（xìn）号，Q 和

两个输出信号。D触发器（qì）电路组合如下（xià）图所（suǒ）示。

D触发器的电路（lù）符号：

工（gōng）作逻辑：当 D 触 发器的 C 为 0 时，前（qián）端 D 锁存器输（shū）出信号 D 的值，后端 D 锁存器保持之前的数据（jù）。当 C 为 1 时，前（qián）端 D 锁存器保持之前的数据，后端 D 锁存器将前端 D 锁存器保持的数据直接通（tōng）过（guò） Q 输出（chū）。

D触发器由于原理和构造简（jiǎn）单，广泛应用于（yú）同步电路。

扩（kuò）展知识：《建（jiàn）立时间与保持时间》D 触发器是由时钟信（xìn）号的（de）边沿来触发数据的存储（chǔ）动作的。因（yīn）此，需要（yào）在（zài）时钟沿前后一段时间内将输（shū）入信号稳定下来。如（rú）果在时（shí）钟（zhōng）变（biàn）化时（shí）输入信号也在变化，很可能无法正确（què）存储（chǔ）数据。因此，为了让（ràng） D 触发器正确存储数据，需要有建立时间(setup time)和（hé）保持时间(hold time)两个基本条件（jiàn）。建立时间是在时钟变化前必须稳定输入（rù）信号（hào）的时间，而保持时间是时钟变化后必须稳定（dìng）输入信号的时间（jiān）。同时遵守建立时间和保（bǎo）持（chí）时间，就可以（yǐ）让（ràng） D 触发（fā）器正确的存储（chǔ）数据。具体（tǐ）的时序（xù）图如下（xià）所示（shì）：

9、组合逻（luó）辑电（diàn）路（lù）和时（shí）序逻辑电路数（shù）字（zì）电（diàn）路可以分为组逻辑合电（diàn）路和（hé）时序逻辑电路两种。

(1)组（zǔ）合（hé）逻辑电路组合逻辑电路是指（zhǐ）输（shū）出值仅由输入信号的状态决定的电（diàn）路，不依赖（lài）于过去的输入。从（cóng）电路（lù）组成上来看，只（zhī）包（bāo）含门电路（lù），不包含存储元件。比如（rú）下图所示就（jiù）是一个组合逻辑电路。

(2)时序（xù）逻辑（jí）电路时序逻辑电路是指输（shū）出值同（tóng）时依赖于现在（zài）和过去输入信号的逻辑电路。从（cóng）电路组成上来看，时序逻辑电路等于组合（hé）逻辑电路+存储电路。从工作逻辑上来看，输出状态必须反馈到输（shū）入端，与（yǔ）输入信号共同决定组合逻辑的（de）输出。